- NEW
- 年間休日120日以上
- 土日休み
- 完全週休二日
- 賞与あり
【神奈川県厚木市】半導体デジタル回路設計の回路設計エンジニア/経験者歓迎!/Verilog-HDL経験を活かせる◎/在宅併用/年間休日120日/年収約550万円~約800万円!|ヨコタエンタープライズの求人
株式会社ヨコタエンタープライズ
推定年収
550~800万円
予定勤務地
神奈川県
仕事の内容
イメージセンサーのデジタルブロックに関する回路設計業務を担当します。 Verilog-HDLによる設計および検証を中心に、一致検証、アサーション検証、カバレッジ検証など、半導体集積回路設計に関わる幅広い業務に携われるポジションです。 プロジェクト先に常駐し、大手メーカー出身のベテランエンジニアによるOJTを通じて、実務に即した技術指導を受けながらスキルを磨けます。 【業務詳細】 ・イメージセンサーのデジタルブロック回路設計 ・Verilog-HDLによる設計および検証業務 ・波形目視確認 ・リファレンスCによる一致検証 ・アサーション検証 ・カバレッジ検証 ・SRAM等のメモリを制御するためのデジタル回路設計 ・回路設計者とのレビュー ・仕様検討、仕様作成 ・DR、レビューなどの資料作成およびプレゼン ・その他、半導体デジタル回路設計、電気系設計・開発に関わる業務 【担当範囲】 半導体のデジタル回路設計領域を担当します。 Verilog-HDL等の上流設計から、各種検証、仕様検討、レビュー資料作成、プレゼンまで、設計開発の一連の流れに関われます。 【必要となる技術領域】 CMOSイメージセンサーは、デジタル回路とアナログ回路が協調して動作しているため、一定のアナログ回路知識も活かせます。 また、Unix/Linux環境を使いこなすスキルも求められます。 【教育・フォロー体制】 常駐先と同社の両方で日報管理を行っています。 勤務状況を把握し、何かあった場合も早期にフォローできる体制があるため、安心して就業できます。 【魅力ポイント】 イメージセンサーのデジタルブロック設計という専門性の高い領域で、これまでの半導体デジタル回路設計スキルを活かせます。 経験年数は問わず、実務経験が浅い方やブランクがある方も歓迎されています。
必要な経験・能力等
【必須条件】 ・半導体のデジタル回路設計スキル ・Verilog-HDL等の上流設計スキル ・SRAM等のメモリを制御する為のデジタル回路設計スキル ・Unix/LinuxのOSを使いこなせるスキル 【歓迎条件】 ※※経験年数不問!※※ ※※実務経験が浅い方、ブランクがある方も歓迎!※※ ・アナログ回路の基礎知識 【求める人物像】 ・今のスキル以上に、これから何をしたいかという意欲と将来性をお持ちの方 ・「やらされ仕事」ではなく、裁量を持って働きたい方 ・ワークライフバランス(WLB)を改善したい方 ・設計スキルを、もっと深めたい方 ・ロボット制御やAIなど、新しい技術にも触れてみたい方 ・仕様書作成など上流工程にも挑戦したい方 ・狭く限定的な仕事ではなく、幅広い業界(自動車・医療・航空宇宙など)の案件に携わりたい方 ・ずっとエンジニアとして働きたいと思える会社を探している方
